Układy scalone już w technologii 3 nm
Kolejny etap
Tajwański dziennik „DigiTimes" i serwis TechTaiwan informują, że koncern Taiwan Semiconductor Manufacturing Co. rozpoczął w zakładzie Fab 18 niedaleko miasta Tainan produkcję chipów klasy N3 (litografia 3 nm). Wytwarzanie seryjne układów ma rozpocząć się w drugiej połowie roku 2022; chipy będą gotowe na początku 2023 roku, ponieważ cykl produkcyjny w tej technologii trwa około 100 dni.
TSMC zamierza tym razem dostarczać układy zarówno dla sektora obliczeń wysokiej wydajności (HPC), jak i urządzeń mobilnych. Jest to pewna zmiana w taktyce koncernu, który dotychczas najpierw starał się zaspokoić potrzeby producentów smartfonów i tabletów.
Proces N3 tajwańskiego koncernu będzie wykorzystywać litografię skrajnego ultrafioletu (EUVL, Extreme Ultraviolet Lithography). Nowe układy mają składać się z ponad 20 warstw półprzewodnika i zapewniać znaczną poprawę wydajności w porównaniu z chipami N5 (5 nm).
Według informacji TSMC, wydajność układów N3 będzie wyższa od N5 o 10 do 15 proc. przy tej samej mocy i liczbie tranzystorów. Zużycie energii spadnie o 30 proc., gęstość logiki wzrośnie o 70 proc., a o 20 proc. zwiększy się gęstość SRAM.
fot. OpenClipart-Vectors – Pixabay